4.6　データパスのパイプライン化と制御 前の節でも書いたように、MIPSでパイプライン化を検討する際は、以下のステージ分けを行う IF: 命令のフェッチステージ ID: 命令のデコードステージ EX: 実行ステージ MEM:メモリアクセスステージ WB: 書き戻しステージ(write back to register)IF: 命令のフェッチステージ ID: 命令のデコードステージ EX: 実行ステージ MEM:メモリアクセスステージ WB: 書き戻しステージ(write back to register) パイプライン化されたCPU環境で、命令を実行する際、注意が必要なのは2点。 1.WBス…